K02ε **ΠΕΡΙΓΡΑΜΜΑ ΜΑΘΗΜΑΤΟΣ**

(1) ΓΕΝΙΚΑ

ΣΧΟΛΗ	ΘΕΤΙΚΩΝ ΕΠΙΣΤΗΜΩΝ		
ΤΜΗΜΑ	ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΤΗΛΕΠΙΚΟΙΝΩΝΙΩΝ		
ΕΠΙΠΕΔΟ ΣΠΟΥΔΩΝ	ΠΡΟΠΤΥΧΙΑΚΟ		
ΚΩΔΙΚΟΣ ΜΑΘΗΜΑΤΟΣ	K02ε	**ΕΞΑΜΗΝΟ ΣΠΟΥΔΩΝ**	1
ΤΙΤΛΟΣ ΜΑΘΗΜΑΤΟΣ	Εργαστήριο Λογικής Σχεδίασης		

ΑΥΤΟΤΕΛΕΙΣ ΔΙΔΑΚΤΙΚΕΣ ΔΡΑΣΤΗΡΙΟΤΗΤΕΣ *σε περίπτωση που οι πιστωτικές μονάδες απονέμονται σε διακριτά μέρη του μαθήματος π.χ. Διαλέξεις, Εργαστηριακές Ασκήσεις κ.λπ. Αν οι πιστωτικές μονάδες απονέμονται ενιαία για το σύνολο του μαθήματος αναγράψτε τις εβδομαδιαίες ώρες διδασκαλίας και το σύνολο των πιστωτικών μονάδων*	**ΕΒΔΟΜΑΔΙΑΙΕΣ ΩΡΕΣ ΔΙΔΑΣΚΑΛΙΑΣ**	**ΠΙΣΤΩΤΙΚΕΣ ΜΟΝΑΔΕΣ**
Εργαστήριο	2	2
Προσθέστε σειρές αν χρειαστεί. Η οργάνωση διδασκαλίας και οι διδακτικές μέθοδοι που χρησιμοποιούνται περιγράφονται αναλυτικά στο (4).		

ΤΥΠΟΣ ΜΑΘΗΜΑΤΟΣ *γενικού υποβάθρου, ειδικού υποβάθρου, ειδίκευσης γενικών γνώσεων, ανάπτυξης δεξιοτήτων*	ειδικού υποβάθρου
ΠΡΟΑΠΑΙΤΟΥΜΕΝΑ ΜΑΘΗΜΑΤΑ:	
ΓΛΩΣΣΑ ΔΙΔΑΣΚΑΛΙΑΣ και ΕΞΕΤΑΣΕΩΝ:	ΕΛΛΗΝΙΚΑ
ΤΟ ΜΑΘΗΜΑ ΠΡΟΣΦΕΡΕΤΑΙ ΣΕ ΦΟΙΤΗΤΕΣ ERASMUS	ΟΧΙ
ΗΛΕΚΤΡΟΝΙΚΗ ΣΕΛΙΔΑ ΜΑΘΗΜΑΤΟΣ (URL)	https://eclass.uoa.gr/courses/DI375/

(2) ΜΑΘΗΣΙΑΚΑ ΑΠΟΤΕΛΕΣΜΑΤΑ

Μαθησιακά Αποτελέσματα

Περιγράφονται τα μαθησιακά αποτελέσματα του μαθήματος οι συγκεκριμένες γνώσεις, δεξιότητες και ικανότητες καταλλήλου επιπέδου που θα αποκτήσουν οι φοιτητές μετά την επιτυχή ολοκλήρωση του μαθήματος.

Συμβουλευτείτε το Παράρτημα Α

- *Περιγραφή του Επιπέδου των Μαθησιακών Αποτελεσμάτων για κάθε ένα κύκλο σπουδών σύμφωνα με το Πλαίσιο Προσόντων του Ευρωπαϊκού Χώρου Ανώτατης Εκπαίδευσης*
- *Περιγραφικοί Δείκτες Επιπέδων 6, 7 & 8 του Ευρωπαϊκού Πλαισίου Προσόντων Διά Βίου Μάθησης και το Παράρτημα Β*
- *Περιληπτικός Οδηγός συγγραφής Μαθησιακών Αποτελεσμάτων*

Με την επιτυχή ολοκλήρωση του μαθήματος ο φοιτητής/η φοιτήτρια θα είναι σε θέση να:

- αναφέρει τις βασικές αρχές και έννοιες που διέπουν τα ψηφιακά συστήματα (δυαδικό σύστημα, άλγεβρα Boole, συνδυαστικά κυκλώματα, ακολουθιακά κυκλώματα)
- σχεδιάζει και να υλοποιεί ψηφιακά κυκλώματα με τη χρήση της γλώσσας περιγραφής υλικού VHDL
- σχεδιάζει και να υλοποιεί ψηφιακά κυκλώματα σε τεχνολογία FPGAs με τη χρήση των εργαλείων λογισμικού της XILINX
- περιγράφει τις διαδικασίες της σύνθεσης, της επαλήθευσης της ορθής σχεδίασης και της υλοποίησης σε τεχνολογίες FPGAs

Γενικές Ικανότητες

Λαμβάνοντας υπόψη τις γενικές ικανότητες που πρέπει να έχει αποκτήσει ο πτυχιούχος (όπως αυτές αναγράφονται στο Παράρτημα Διπλώματος και παρατίθενται ακολούθως) σε ποια / ποιες από αυτές αποσκοπεί το μάθημα;.

Αναζήτηση, ανάλυση και σύνθεση δεδομένων και πληροφοριών, με τη χρήση και των απαραίτητων τεχνολογιών

Προσαρμογή σε νέες καταστάσεις

Λήψη αποφάσεων

Αυτόνομη εργασία

Ομαδική εργασία

Εργασία σε διεθνές περιβάλλον

Εργασία σε διεπιστημονικό περιβάλλον

Παραγωγή νέων ερευνητικών ιδεών

Σχεδιασμός και διαχείριση έργων

Σεβασμός στη διαφορετικότητα και στην πολυπολιτισμικότητα

Σεβασμός στο φυσικό περιβάλλον

Επίδειξη κοινωνικής, επαγγελματικής και ηθικής υπευθυνότητας και ευαισθησίας σε θέματα φύλου

Άσκηση κριτικής και αυτοκριτικής

Προαγωγή της ελεύθερης, δημιουργικής και επαγωγικής σκέψης

……

Άλλες…

Αναζήτηση, ανάλυση και σύνθεση δεδομένων και πληροφοριών, με τη χρήση και των απαραίτητων τεχνολογιών
Αυτόνομη εργασία
Δημιουργικότητα
Προαγωγή της ελεύθερης, δημιουργικής και επαγωγικής σκέψης

(3) ΠΕΡΙΕΧΟΜΕΝΟ ΜΑΘΗΜΑΤΟΣ

Το περιεχόμενο του μαθήματος αφορά τη σχεδίαση ψηφιακών κυκλωμάτων και την υλοποίησή τους σε τεχνολογία Field Programmable Gate Arrays (FPGAs) με τη χρήση των κατάλληλων εργαλείων λογισμικού της XILINX (WebPACK edition του Vivado Design Suite), εφαρμόζοντας στην πράξη τις βασικές αρχές που διέπουν την λειτουργία των ψηφιακών συστημάτων (αριθμητικά συστήματα, λογικές πύλες, άλγεβρα Boole, συνδυαστικά και σύγχρονα ακολουθιακά συστήματα, μνήμες).
Ο φοιτητής/τρια σχεδιάζει ψηφιακά κυκλώματα με τη χρήση της γλώσσας περιγραφής υλικού VHDL με βάση συγκεκριμένες παραμέτρους (προδιαγραφές και περιορισμούς του προς σχεδίαση συστήματος). Οι παράμετροι αυτοί αφορούν στη δημιουργία κατάλληλων περιορισμών χρονισμού (timing constraints) και I/O (I/O constraints), την σύνθεση (synthesis) και υλοποίηση (implementation) του ψηφιακού κυκλώματος, τον

προγραμματισμό της κάρτας FPGA και προφανώς την επαλήθευση της ορθής σχεδίασης (verification) σε όλα τα διαδοχικά επίπεδα σχεδίασης (πηγαίος κώδικας VHDL, post synthesis, post place & route) με προσομοίωση (simulation), την αποσφαλμάτωση (debug) καθώς και την επαλήθευση της λειτουργικότητας στο υλικό (FPGA validation).
Τα ψηφιακά κυκλώματα που θα σχεδιαστούν και θα υλοποιηθούν είναι αντίστοιχης διδακτικής σημασίας και πολυπλοκότητας με αυτά που διδάσκονται στο προπτυχιακό μάθημα κορμού της Λογικής Σχεδίασης (K02).
Η αναπτυξιακή κάρτα που χρησιμοποιείται στην εκπαιδευτική διαδικασία είναι η κάρτα Zedboard της Xilinx που φιλοξενεί ένα FPGA της σειράς Zynq 7000 της Xilinx.

Το μάθημα περιλαμβάνει τις ακόλουθες ενότητες:
1. Τεχνολογίες υλοποίησης Ψηφιακών Συστημάτων – Εισαγωγή στις τεχνολογίες FPGA της Xilinx
2. Μεθοδολογία και ροή σχεδίασης με FPGAs
3. Διαδικασία download, αδειοδότησης (licensing) και εγκατάστασης του λογισμικού σχεδίασης FPGA της XILINX. Γνωριμία με την αναπτυξιακή κάρτα.
4. Βασικές έννοιες μοντελοποίησης λογικών εξισώσεων με VHDL
5. Βασικές έννοιες λειτουργικής επαλήθευσης με μοντέλα δοκιμής (VHDL Testbenches)
6. Βασικά συνδυαστικά κυκλώματα (αποκωδικοποιητές, κωδικοποιητές, πολυπλέκτες) με VHDL
7. Βασικές αριθμητικές πράξεις (πρόσθεση, αφαίρεση, σύγκριση, πολλαπλασιασμός) με VHDL
8. Βασικά στοιχεία αποθήκευσης (latches, flip-flops, καταχωρητές, καταχωρητές ολίσθησης) με VHDL
9. Υλοποίηση μετρητών με VHDL
10. Υλοποίηση μνημών με VHDL
11. Σχεδίαση και υλοποίηση Μηχανές Πεπερασμένων Καταστάσεων (FSMs) με VHDL
12. Εφαρμογή περιορισμών χρονισμού (timing constraints) και σχεδίαση για timing closure

(4) ΔΙΔΑΚΤΙΚΕΣ και ΜΑΘΗΣΙΑΚΕΣ ΜΕΘΟΔΟΙ - ΑΞΙΟΛΟΓΗΣΗ

ΤΡΟΠΟΣ ΠΑΡΑΔΟΣΗΣ *Πρόσωπο με πρόσωπο, Εξ αποστάσεως εκπαίδευση κ.λπ.*	Στην τάξη (Πρόσωπο με πρόσωπο) Στην τάξη με χρήση διαφανειών (PowerPoint) και πίνακα για το θεωρητικό μέρος του μαθήματος (γλώσσα περιγραφής υλικού VHDL) Στο εργαστήριο για την σχεδίαση και υλοποίηση των κυκλωμάτων στις αναπτυξιακές κάρτες FPGA (με τη χρήση της VHDL)
ΧΡΗΣΗ ΤΕΧΝΟΛΟΓΙΩΝ ΠΛΗΡΟΦΟΡΙΑΣ ΚΑΙ ΕΠΙΚΟΙΝΩΝΙΩΝ *Χρήση Τ.Π.Ε. στη Διδασκαλία, στην Εργαστηριακή Εκπαίδευση, στην Επικοινωνία με τους φοιτητές*	Υποστήριξη μαθησιακής διαδικασίας μέσω της ηλεκτρονικής πλατφόρμας e-class. Ειδικότερα: Περιγραφή μαθήματος, Παροχή υλικού υπό τη μορφή αρχείων/πολυμέσων, Ανακοινώσεις, Μηνύματα, Ανάθεση/ Κατάθεση εργασιών εργαστηρίου, Ανατροφοδότηση δραστηριοτήτων. Επικοινωνία μέσω ηλεκτρονικού ταχυδρομείου Ζωντανή μετάδοση διαλέξεων Δυνατότητα παρακολούθησης καταγεγραμμένων διαλέξεων Εργαστήρια εκπόνησης δραστηριοτήτων Χρήση εξειδικευμένου λογισμικού (Xilinx Vivado) και υλικού (αναπτυξιακές κάρτες (Xilinz Zedboard Zynq 7000series)

ΟΡΓΑΝΩΣΗ ΔΙΔΑΣΚΑΛΙΑΣ

Περιγράφονται αναλυτικά ο τρόπος και μέθοδοι διδασκαλίας.

Διαλέξεις, Σεμινάρια, Εργαστηριακή Άσκηση, Άσκηση Πεδίου, Μελέτη & ανάλυση βιβλιογραφίας, Φροντιστήριο, Πρακτική (Τοποθέτηση), Κλινική Άσκηση, Καλλιτεχνικό Εργαστήριο, Διαδραστική διδασκαλία, Εκπαιδευτικές επισκέψεις, Εκπόνηση μελέτης (project), Συγγραφή εργασίας / εργασιών, Καλλιτεχνική δημιουργία, κ.λπ.

Αναγράφονται οι ώρες μελέτης του φοιτητή για κάθε μαθησιακή δραστηριότητα καθώς και οι ώρες μη καθοδηγούμενης μελέτης σύμφωνα με τις αρχές του ECTS

Το θεωρητικό μέρος του μαθήματος πραγματοποιείται αξιοποιώντας εποπτικά μέσα όπως διαφάνειες, και επίδειξη λειτουργίας προγραμμάτων σε φορητό υπολογιστή.

Το εργαστηριακό μέρος λαμβάνει χώρα σε εργαστήριο Linux με αναπτυξιακές κάρτες FPGA. Στους φοιτητές παρουσιάζεται το διαθέσιμο υλικό και με συγκεκριμένα περιβάλλοντα ανάπτυξης λογισμικού υλοποιούν ψηφιακά κυκλώματα προγραμματίζοντας τις FPGA κάρτες.

Οι φοιτητές εκπονούν τρεις ατομικές εργαστηριακές εργασίες, ενώ εξετάζονται επίσης γραπτά σε ερωτήσεις απλής ή πολλαπλής επιλογής, όπου καλούνται να αποδείξουν επάρκεια σε βασικά θέματα ψηφιακής σχεδίασης και γλώσσας περιγραφής υλικού (VHDL).

Δραστηριότητα	***Φόρτος Εργασίας Εξαμήνου***
Διαλέξεις	12
Εργαστηριακές Ασκήσεις	14
Αυτοτελής μελέτη	13
Ατομικές εργασίες	17
Προετοιμασία για γραπτή εξέταση	4
Σύνολο Μαθήματος	**60**

ΑΞΙΟΛΟΓΗΣΗ ΦΟΙΤΗΤΩΝ

Περιγραφή της διαδικασίας αξιολόγησης

Γλώσσα Αξιολόγησης, Μέθοδοι αξιολόγησης, Διαμορφωτική ή Συμπερασματική, Δοκιμασία Πολλαπλής Επιλογής, Ερωτήσεις Σύντομης Απάντησης, Ερωτήσεις Ανάπτυξης Δοκιμίων, Επίλυση Προβλημάτων, Γραπτή Εργασία, Έκθεση / Αναφορά, Προφορική Εξέταση, Δημόσια Παρουσίαση, Εργαστηριακή Εργασία, Κλινική Εξέταση Ασθενούς, Καλλιτεχνική Ερμηνεία, Άλλη / Άλλες

Αναφέρονται ρητά προσδιορισμένα κριτήρια αξιολόγησης και εάν και που είναι προσβάσιμα από τους φοιτητές.

Το μάθημα αξιολογείτε μέσω εργαστηριακών εργασιών αλλά και γραπτής εξέτασης. Η τελευταία (3η) εργαστηριακή εργασία εξετάζεται και προφορικά.

Αξιολόγηση	***Αριθμός***	***Ποσοστό***
Γραπτή εξέταση	1	10%
Εργαστηριακή Εργασία	3	90%

Η γλώσσα εξέτασης είναι τα ελληνικά

(5) ΣΥΝΙΣΤΩΜΕΝΗ-ΒΙΒΛΙΟΓΡΑΦΙΑ

- Προτεινόμενη Βιβλιογραφία:

1) Ψηφιακή Σχεδίαση. Ενσωματωμένα Συστήματα με VHDL, Peter J. Ashenden, Επιστημονική Επιμέλεια – Μετάφραση: Μ. Ψαράκης, Ν. Κρανίτης, Δ. Γκιζόπουλος, Έκδοση 1η, 2010, Εκδόσεις Νέων Τεχνολογιών
2) Σχεδιασμός Κυκλωμάτων με τη VHDL, V.A. Pedroni, Έκδοση 1η, 2008, Εκδόσεις Κλειδάριθμος

- Συναφή επιστημονικά περιοδικά:

IEEE Transactions on Circuits and Systems I: Regular Papers
IEEE Transactions on Circuits and Systems Magazine
IEEE Computer-Aided Design of Integrated Circuits and Systems
ACM Transactions on Design & Test of Computers
IEEE Embedded Systems Letters